PLL: Yes, الهدف الأساسي: SONET/SDH, إدخال: CML, CMOS, LVDS, LVPECL, انتاج |: CMOS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 3:2,
PLL: Yes, الهدف الأساسي: Stratum, إدخال: Clock, انتاج |: CMOS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:12,
PLL: Yes, الهدف الأساسي: Ethernet, Telecom, إدخال: LVCMOS, انتاج |: LVCMOS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 6:3,
PLL: Yes, الهدف الأساسي: SONET/SDH, Stratum, إدخال: LVCMOS, انتاج |: LVCMOS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 11:13,
PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH, إدخال: Clock, انتاج |: LVCMOS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 4:12,
PLL: Yes, الهدف الأساسي: SONET/SDH, Telecom, إدخال: LVCMOS, انتاج |: LVCMOS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 11:12,
PLL: Yes, الهدف الأساسي: Ethernet, Fibre Channel, PCI Express (PCIe), SONET/SDH, إدخال: LVCMOS, LVTTL, Crystal, انتاج |: LVCMOS, LVDS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 3:10,
PLL: Yes, الهدف الأساسي: Ethernet, PCI Express (PCIe), إدخال: Clock, Crystal, انتاج |: HCSL, LVCMOS, LVDS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:5,
PLL: Yes, الهدف الأساسي: Ethernet, Memory, PCI Express (PCIe), إدخال: LVCMOS, LVTTL, Crystal, انتاج |: LVCMOS, LVDS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 3:10,
PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH, إدخال: Clock, انتاج |: HCSL, LVCMOS, LVDS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 4:20,
PLL: Yes, الهدف الأساسي: Ethernet, Fibre Channel, PCI Express (PCIe), SONET/SDH, إدخال: LVCMOS, LVPECL, Crystal, انتاج |: LVCMOS, LVDS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 3:10,
PLL: Yes, الهدف الأساسي: 3G, Ethernet, SONET/SDH, إدخال: LVCMOS, LVDS, LVPECL, انتاج |: LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:2,
PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH, Stratum, Telecom, إدخال: Clock, انتاج |: Clock, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 6:4,
PLL: Yes, الهدف الأساسي: Fibre Channel, PCI Express (PCIe), SONET/SDH, إدخال: Clock, انتاج |: LVCMOS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:6,
PLL: Yes, الهدف الأساسي: Ethernet, Stratum, إدخال: Clock, انتاج |: Clock, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 11:8,
PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH/PDH, Telecom, إدخال: LVCMOS, انتاج |: LVCMOS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 11:9,
PLL: Yes, الهدف الأساسي: Ethernet, إدخال: LVCMOS, Crystal, انتاج |: LVCMOS, LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:8,
PLL: Yes, الهدف الأساسي: SONET/SDH, Stratum, إدخال: Clock, انتاج |: CMOS, LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:12,
PLL: Yes, الهدف الأساسي: Ethernet, إدخال: LVCMOS, Crystal, انتاج |: LVCMOS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:4,
PLL: Yes, الهدف الأساسي: Telecom, إدخال: LVCMOS, Crystal, انتاج |: LVCMOS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:4,
PLL: Yes, الهدف الأساسي: POTS Line Card, إدخال: Clock, انتاج |: Clock, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:5,
PLL: Yes, الهدف الأساسي: Ethernet, Fibre Channel, إدخال: LVCMOS, Crystal, انتاج |: LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:3,
PLL: Yes, الهدف الأساسي: 3G, Ethernet, SONET/SDH, إدخال: LVCMOS, LVDS, LVPECL, انتاج |: LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:2,
