PLL: Yes, الهدف الأساسي: 3G, Ethernet, SONET/SDH, إدخال: LVCMOS, LVDS, LVPECL, انتاج |: LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:2,
PLL: Yes, الهدف الأساسي: SONET/SDH, إدخال: CMOS, انتاج |: CML, CMOS, عدد الدوائر: 2, نسبة - الإدخال: الإخراج: 3:3,
PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH, Telecom, إدخال: LVCMOS, انتاج |: LVCMOS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 11:10,
PLL: Yes, الهدف الأساسي: Ethernet, إدخال: Clock, انتاج |: Clock, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:2,
PLL: Yes, الهدف الأساسي: Telecom, إدخال: CML, CMOS, Crystal, انتاج |: CML, CMOS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 4:3,
PLL: Yes, الهدف الأساسي: Fibre Channel, Ethernet, SONET/SDH, إدخال: CML, CMOS, Crystal, انتاج |: CML, CMOS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 4:3,
PLL: Yes, الهدف الأساسي: Ethernet, إدخال: Crystal, انتاج |: LVCMOS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:2,
PLL: Yes, الهدف الأساسي: Ethernet, إدخال: LVCMOS, Crystal, انتاج |: LVCMOS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 4:1,
PLL: Yes, الهدف الأساسي: Ethernet, إدخال: LVCMOS, LVTTL, Crystal, انتاج |: LVCMOS, LVDS, LVTTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:9,
PLL: No, الهدف الأساسي: SONET/SDH, DWDM, إدخال: LVTTL, انتاج |: LVDS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:2,
PLL: Yes, الهدف الأساسي: Ethernet, إدخال: LVCMOS, LVTTL, Crystal, انتاج |: LVCMOS, LVDS, LVTTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:10,
PLL: Yes, الهدف الأساسي: 3G, Ethernet, SONET/SDH, إدخال: LVCMOS, LVDS, LVPECL, انتاج |: HSTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:2,
PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH, Stratum, Telecom, إدخال: Clock, انتاج |: Clock, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 13:12,
PLL: Yes, الهدف الأساسي: SONET/SDH, إدخال: CML, CMOS, LVDS, LVPECL, انتاج |: CMOS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 4:2,
PLL: Yes, الهدف الأساسي: SONET/SDH, Stratum, إدخال: CMOS, LVDS, LVPECL, TTL, انتاج |: CMOS, LVDS, TTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 14:11,
PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH, إدخال: Clock, انتاج |: Clock, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:13,
PLL: Yes, الهدف الأساسي: Ethernet, إدخال: LVCMOS, Crystal, انتاج |: LVCMOS, LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:8,
PLL: Yes, الهدف الأساسي: Ethernet, إدخال: Clock, انتاج |: Clock, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:6,
PLL: Yes, الهدف الأساسي: Ethernet, إدخال: Crystal, انتاج |: LVCMOS, LVDS, LVTTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:8,
PLL: Yes, الهدف الأساسي: Ethernet, إدخال: Clock, انتاج |: Clock, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 11:8,
PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH, إدخال: LVCMOS, LVTTL, Crystal, انتاج |: LVCMOS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:4,
PLL: Yes, الهدف الأساسي: Ethernet, Fibre Channel, SONET/SDH, إدخال: LVCMOS, Crystal, انتاج |: LVCMOS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:4,
PLL: Yes, الهدف الأساسي: Ethernet, SONET, Stratum, إدخال: Clock, انتاج |: Clock, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 11:8,
PLL: No, الهدف الأساسي: Ethernet, Fibre Channel, Memory, PCI Express (PCIe), إدخال: Clock, Crystal, انتاج |: LVCMOS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:12,
