PLL: Yes, الهدف الأساسي: SONET/SDH, إدخال: CML, انتاج |: CML, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:1,
PLL: Yes, الهدف الأساسي: SONET/SDH, إدخال: CML, انتاج |: CML, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:2,
PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH, Stratum, إدخال: CMOS, LVDS, LVPECL, انتاج |: CMOS, LVDS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:1,
PLL: Yes, الهدف الأساسي: GPON, BPON, GEPON, إدخال: CML, انتاج |: LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:1,
PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH, Stratum, إدخال: CMOS, LVDS, انتاج |: HCSL, LVDS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 4:4,
PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH, Stratum, إدخال: CMOS, LVDS, انتاج |: HCSL, LVDS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 4:8,
PLL: Yes, الهدف الأساسي: SONET/SDH, إدخال: Clock, انتاج |: CML, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:2,
PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH, Stratum, إدخال: LVDS, LVPECL, انتاج |: CMOS, HSTL, LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 4:4,
PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH, Stratum, إدخال: CMOS, LVDS, LVPECL, انتاج |: CMOS, HSTL, LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 4:6,
PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH, إدخال: CMOS, LVDS, LVPECL, انتاج |: CMOS, HSTL, LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:2,
PLL: Yes, الهدف الأساسي: SONET/SDH, إدخال: CML, انتاج |: LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:2,
PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH, Stratum, إدخال: CMOS, LVDS, LVPECL, انتاج |: CMOS, HSTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:2,
PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH, Stratum, إدخال: CMOS, LVDS, LVPECL, انتاج |: CMOS, LVDS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:2,
PLL: Yes, الهدف الأساسي: DS-3, STS-1, إدخال: ECL, انتاج |: ECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:2,
PLL: Yes, الهدف الأساسي: SONET/SDH, STM, إدخال: CML, انتاج |: CML, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:2,
PLL: Yes, الهدف الأساسي: Ethernet, إدخال: CML, انتاج |: CML, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:1,
PLL: Yes, الهدف الأساسي: FMCW Radar, إدخال: CMOS, انتاج |: Clock, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:1,
PLL: Yes, الهدف الأساسي: Ethernet, Fibre Channel, SONET/SDH, إدخال: CMOS, انتاج |: HSTL, LVCMOS, LVDS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:14,
