PLL: Yes with Bypass, إدخال: HCSL, HSTL, LVDS, LVPECL, MLVDS, SSTL, انتاج |: HCSL, HSTL, LVDS, LVPECL, MLVDS, SSTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:6,
يكتب: Clock Generator, Fanout Distribution, Zero Delay Buffer, PLL: Yes with Bypass, إدخال: HSTL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL, انتاج |: eHSTL, HSTL, LVCMOS, LVTTL, SSTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:20,
يكتب: Clock Generator, Fanout Distribution, Zero Delay Buffer, PLL: Yes with Bypass, إدخال: HSTL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL, انتاج |: eHSTL, HSTL, LVCMOS, LVTTL, SSTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:12,
يكتب: Clock Generator, Fanout Distribution, Zero Delay Buffer, PLL: Yes with Bypass, إدخال: HSTL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL, انتاج |: eHSTL, HSTL, LVCMOS, LVTTL, SSTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:16,
يكتب: Clock Generator, Fanout Distribution, Zero Delay Buffer, PLL: Yes with Bypass, إدخال: HSTL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL, انتاج |: eHSTL, HSTL, LVCMOS, LVTTL, SSTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:4,
يكتب: Clock Generator, Fanout Distribution, Zero Delay Buffer, PLL: Yes with Bypass, إدخال: HSTL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL, انتاج |: eHSTL, HSTL, LVCMOS, LVTTL, SSTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:8,
