PLL: Yes, الهدف الأساسي: SONET/SDH, إدخال: LVPECL, انتاج |: LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:1,
PLL: Yes, الهدف الأساسي: 3G, Ethernet, PCI, SONET/SDH, Wireless systems, إدخال: LVPECL, انتاج |: CML, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:4,
PLL: Yes, الهدف الأساسي: Ethernet, Fibre Channel, SONET/SDH, إدخال: CMOS, انتاج |: HSTL, LVCMOS, LVDS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:6,
PLL: Yes, الهدف الأساسي: SONET/SDH, إدخال: CML, انتاج |: LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:2,
PLL: Yes, الهدف الأساسي: SONET/SDH, STM, إدخال: CML, انتاج |: CML, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:2,
PLL: Yes, الهدف الأساسي: SONET/SDH, إدخال: CML, انتاج |: CML, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:2,
PLL: Yes, الهدف الأساسي: DS-3, STS-1, إدخال: ECL, انتاج |: ECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:2,
PLL: Yes, الهدف الأساسي: PCI Express (PCIe), إدخال: Crystal, انتاج |: LVCMOS, LVDS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:2,
PLL: Yes, الهدف الأساسي: PCI Express (PCIe), إدخال: Crystal, انتاج |: LVCMOS, LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:2,
PLL: Yes, الهدف الأساسي: Ethernet, GPON, SONET/SHD, T1/E1, إدخال: CMOS, LVDS, Crystal, انتاج |: CMOS, LVDS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:2,
PLL: Yes, الهدف الأساسي: Ethernet, PCI Express (PCIe), SONET/SDH, إدخال: Clock, Crystal, انتاج |: LVCMOS, LVDS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:5,
PLL: Yes, الهدف الأساسي: Ethernet, GPON, SONET/SHD, T1/E1, إدخال: CMOS, انتاج |: CMOS, LVDS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:2,
PLL: Yes, الهدف الأساسي: Automatic Test Equipment, عدد الدوائر: 4,
PLL: Yes, الهدف الأساسي: PCI Express (PCIe), Clock Generator, انتاج |: HCSL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 0:2,
PLL: Yes, الهدف الأساسي: PCI Express (PCIe), Clock Generator, انتاج |: HCSL, LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 0:2,
PLL: Yes, الهدف الأساسي: PCI Express (PCIe), Clock Generator, انتاج |: HCSL, LVCMOS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 0:2,
PLL: Yes, الهدف الأساسي: PCI Express (PCIe), Clock Generator, انتاج |: HCSL, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 0:2,