PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH, إدخال: Clock, Crystal, انتاج |: CML, CMOS, LVDS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:1,
PLL: Yes, الهدف الأساسي: 3G, Ethernet, PCI, SONET/SDH, Wireless systems, إدخال: Clock, انتاج |: CML, CMOS, LVDS, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:2,
