PLL: Yes, الهدف الأساسي: Cavium Processor, إدخال: LVCMOS, LVDS, LVPECL, LVTTL, SSTL, Crystal, انتاج |: LVCMOS, LVPECL, LVTTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:7,
PLL: Yes, الهدف الأساسي: SAS, SAS-2, SATA CPU, إدخال: Crystal, انتاج |: LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:1,
PLL: Yes, الهدف الأساسي: PCI Express (PCIe), إدخال: Crystal, انتاج |: LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:4,
PLL: Yes, الهدف الأساسي: SAS, SAS-2, SATA CPU, إدخال: Crystal, انتاج |: LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:2,
PLL: Yes, الهدف الأساسي: Cavium Processor, إدخال: LVCMOS, LVDS, LVPECL, LVTTL, SSTL, Crystal, انتاج |: LVCMOS, LVDS, LVTTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:10,
PLL: Yes, الهدف الأساسي: Wireless Infrastructure Application, إدخال: LVDS, LVHSTL, LVPECL, Crystal, انتاج |: LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 3:9,
PLL: Yes, الهدف الأساسي: Video, إدخال: LVCMOS, LVTTL, انتاج |: LVCMOS, LVTTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:1,
PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH, Stratum, إدخال: CMOS, LVDS, PECL, انتاج |: CMOS, LVDS, PECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 3:2,
PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH, Stratum, إدخال: CMOS, LVDS, PECL, انتاج |: CMOS, LVDS, PECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 5:5,
PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH, Stratum, إدخال: CMOS, LVDS, PECL, انتاج |: CMOS, LVDS, PECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 14:9,
PLL: Yes, الهدف الأساسي: Stratum,
PLL: No, الهدف الأساسي: Ethernet, SONET/SDH, إدخال: Clock, Crystal, انتاج |: LVDS, LVPECL,
PLL: Yes, الهدف الأساسي: Ethernet, إدخال: Crystal, انتاج |: HSTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:1,
PLL: Yes, الهدف الأساسي: PCI Express (PCIe), إدخال: HCSL, LVDS, LVHSTL, LVPECL, SSTL, انتاج |: LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:3,
PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH, Stratum, إدخال: CMOS, LVDS, PECL, انتاج |: CMOS, LVDS, PECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 4:2,
PLL: Yes, الهدف الأساسي: Ethernet, SONET/SDH, Stratum, T1/E1/OC3, إدخال: Clock, انتاج |: CMOS, LVDS, TTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:12,
PLL: Yes, الهدف الأساسي: PCI Express (PCIe), إدخال: HCSL, LVDS, LVHSTL, LVPECL, SSTL, انتاج |: LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:4,
PLL: Yes, الهدف الأساسي: STM-1, STM-4, إدخال: LVPECL, انتاج |: LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:2,
