يكتب: Clock Generator, PLL: No, إدخال: CML, LVPECL, SSTL, انتاج |: LVCMOS, LVTTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:10,
يكتب: Clock Multiplier, Zero Delay Buffer, PLL: Yes with Bypass, إدخال: LVCMOS, LVTTL, انتاج |: LVCMOS, LVTTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:8,
يكتب: Clock Generator, PLL: Yes with Bypass, إدخال: LVCMOS, LVTTL, Crystal, انتاج |: LVCMOS, LVTTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:16,
يكتب: Clock Multiplier, PLL: Yes with Bypass, إدخال: HCSL, LVDS, LVHSTL, LVPECL, SSTL, انتاج |: LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 3:2,
يكتب: Clock Generator, PLL: Yes with Bypass, إدخال: HCSL, LVDS, LVHSTL, LVPECL, SSTL, انتاج |: LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:5,
يكتب: Clock Generator, PLL: Yes with Bypass, إدخال: HCSL, LVDS, LVHSTL, LVPECL, SSTL, انتاج |: LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:1,
يكتب: Clock Generator, PLL: No, إدخال: HCSL, LVDS, LVHSTL, LVPECL, SSTL, انتاج |: LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:1,
يكتب: Zero Delay, Multiplier, Divider, PLL: Yes with Bypass, إدخال: HCSL, LVDS, LVHSTL, LVPECL, SSTL, انتاج |: LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:6,
يكتب: Clock Generator, PLL: Yes with Bypass, إدخال: CML, LVPECL, SSTL, انتاج |: LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:13,
يكتب: Clock Generator, PLL: Yes with Bypass, إدخال: HCSL, LVCMOS, LVDS, LVHSTL, LVPECL, LVTTL, SSTL, انتاج |: LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:14,
يكتب: Clock Generator, PLL: Yes with Bypass, إدخال: HCSL, LVDS, LVHSTL, LVPECL, SSTL, انتاج |: LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:2,
يكتب: Clock Generator, PLL: Yes with Bypass, إدخال: Crystal, انتاج |: LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:14,
يكتب: Clock Generator, PLL: No, إدخال: HCSL, LVDS, LVHSTL, LVPECL, SSTL, انتاج |: LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:4,
يكتب: Clock Generator, PLL: No, إدخال: HCSL, LVDS, LVHSTL, LVPECL, SSTL, انتاج |: ECL, LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:1,
يكتب: Clock Generator, PLL: No, إدخال: CML, LVDS, LVPECL, SSTL, انتاج |: LVPECL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:15,
يكتب: Clock Generator, PLL: Yes with Bypass, إدخال: HCSL, LVDS, LVHSTL, LVPECL, SSTL, انتاج |: HSTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:1,
يكتب: Clock Generator, PLL: No, إدخال: HCSL, LVDS, LVHSTL, LVPECL, SSTL, انتاج |: HCSL, LVCMOS, LVTTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:9,
يكتب: Clock Generator, PLL: No, إدخال: HCSL, LVDS, LVHSTL, LVPECL, SSTL, انتاج |: HCSL, LVCMOS, LVTTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:7,
يكتب: Clock Generator, Fanout Distribution, Multiplexer, PLL: No, إدخال: LVCMOS, LVTTL, انتاج |: LVCMOS, LVTTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:20,
يكتب: Clock Generator, Fanout Distribution, Multiplexer, PLL: No, إدخال: LVCMOS, LVTTL, انتاج |: LVCMOS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:20,
يكتب: Fanout Distribution, Jitter Attenuator, Multiplexer, Zero Delay Buffer, PLL: Yes with Bypass, إدخال: CML, LVDS, LVPECL, SSTL, انتاج |: LVDS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:4,
