PLL: Yes, الهدف الأساسي: Ethernet, ADM, DSLAM, SONET/SDH, Stratum, TDM, إدخال: LVCMOS, انتاج |: LVCMOS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 8:3,
PLL: No, الهدف الأساسي: Stratum, إدخال: TTL, انتاج |: TTL, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:1,
PLL: Yes, الهدف الأساسي: Ethernet, ADM, DSLAM, SONET/SDH, Stratum, TDM, إدخال: LVCMOS, انتاج |: LVCMOS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 4:3,
PLL: No, الهدف الأساسي: GPS, إدخال: LVCMOS, انتاج |: LVCMOS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:2,
PLL: Yes, الهدف الأساسي: GPS, إدخال: LVCMOS, انتاج |: CMOS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:3,
PLL: Yes, الهدف الأساسي: GPS, إدخال: LVCMOS, انتاج |: LVCMOS, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:3,
PLL: Yes, الهدف الأساسي: Ethernet, Stratum, إدخال: Clock, انتاج |: Clock, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 2:2,
PLL: No, الهدف الأساسي: GPS, WiMax, إدخال: Clock, انتاج |: Clock, عدد الدوائر: 1, نسبة - الإدخال: الإخراج: 1:2,
